微米集成電路芯片在化學(xué)拋光(CMP)技術(shù)中的應用

　 　隨著(zhù)集成電路工藝的不斷發(fā)展，關(guān)鍵尺寸的大小不斷遞減，半導體晶片不斷地朝小體積、高電路密集度、快速、低耗電方向發(fā)展，集成電路現已進(jìn)入ULSI亞微 米級的技術(shù)階段，并且不斷的在向前發(fā)展。對于半導體芯片來(lái)說(shuō)，速度與功耗一直是非常重要的兩個(gè)環(huán)節。而與功耗相關(guān)的器件隔離技術(shù)是非常重要的，因為隔離技 術(shù)的好壞直接決定了整個(gè)電路的漏電特性。 當集成電路工藝技術(shù)發(fā)展到0.18微米甚至更小，如到0.13和0.09微米的技術(shù)時(shí)，如果還是使用常規的淺溝槽隔離工藝來(lái)說(shuō)，器件本身對有源區的氮化硅 的損失控制和碟形凹陷(Dishing)有著(zhù)更加嚴格的要求。為了在給定成本和功耗條件下，生產(chǎn)集成度更高的產(chǎn)品，為了持續提高器件性能，采用新材料和一 些新技術(shù)就顯得是非常必要了。本文就是在常規的淺溝槽隔離(STI)工藝基礎上開(kāi)發(fā)了一種新技術(shù)：直接的淺溝槽隔離(DSTI)工藝。這種技術(shù)通過(guò)使用一 種高選擇比的研磨劑，能夠在不用反轉光刻技術(shù)(REVERSEMASK)的條件下，很好的控制不同密度圖形的有源區的氮化硅的損失，在整個(gè)硅片上做到很好 的均勻性。本論文所探討的課題就是在集成電路高壓器件制造技術(shù)中，運用由淺溝槽隔離(STI)技術(shù)所衍生出來(lái)的直接的淺溝槽隔離(DSTI)技術(shù)。 在本文的研究中，由于集成了一個(gè)30V的高壓器件，第一步光刻是30V高壓P阱的注入，因為要為其后的光刻工程作出對準標記，所以利用高溫推阱工藝時(shí)的氧 化在硅片上形成了一個(gè)臺階。因此對于DSTICMP的工藝增加了一些難度，要保證處于臺階凹陷處的有源區的氮化硅上沒(méi)有氧化膜的殘留。 在考慮成本因素以后，本文采用了兩步研磨程序的直接的淺溝槽平坦化技術(shù)(DSTICMP)，既在程序中先后使用一般的研磨劑和高選擇比研磨劑。同時(shí)，我們 用這個(gè)兩步研磨程序對三種不同廠(chǎng)家的研磨劑進(jìn)行了一系列相關(guān)工藝性能的評價(jià)：三星，AGC，CABOT，評價(jià)結果是，AGC的研磨劑在這三種評價(jià)的研磨劑 中是性能比較好的，可以保證產(chǎn)品性能所需的高選擇比。在硅片面內對于不同圖形密度的研磨均勻性也是非常不錯的。 同時(shí)，本文獲得使用AGC研磨劑后的工藝窗口，并進(jìn)行了三種器件漏電特性項目的測試，以及產(chǎn)品成品率(YIELD)和產(chǎn)品級的漏電項目 (BIN26VDDMISTANDBY)測試。結果表明，DSTICMP的工藝窗口是非常大的，可以用于大批量生產(chǎn)。